集成电路设计技术发展趋势分析

内容提示：集成电路设计的初期，是从物理版图入手，以元件级（即晶体管）为基础，这种原始的设计方法使得芯片产品的集成度和复杂度都难以提高，其开发周期也特别长，不适合电子市场飞速发展的需求。
        上世纪80 年代，随着半导体行业的发展，尤其是EDA 工具技术的出现，集成电路设计开始以标准单元库（Cell Library）为基础。标准单元库一般由常用的门电路、逻辑电路、触发器、驱动电路等标准单元组成，并形成标准的逻辑符号库、功能参数库和版图库。单元库中的每个标准单元均具有相同的高度，而宽度则视单元的复杂程度而有所不同。尽管以单元库为基础的设计规模有所增大，芯片产品的集成度和复杂度都有所提高，但因单元库中单元较小的限制，其设计效率仍然难以大幅度提高。
        上世纪90 年代，随着中大规模集成电路的发展以及EDA工具的进一步发展，集成电路设计开始以RTL 级（Register Transfer Level，寄存器传输级）为基础。RTL 级是按电路的数据流进行设计，以寄存器（Register）为基本构成单位，对数据在寄存器之间的流动和传输使用代码描述。RTL 级以Verilog 和VHDL 等为设计语言，与工艺无关，容易理解，移植性好，可以充分利用已有的设计成果，
        集成电路的集成度和复杂度进一步提高，产品研发周期进一步缩短。但是，由于RTL 代码复杂、管理困难、验证难度大且时间长，基于RTL 的设计方法限制了集成电路在性能、集成度、复杂度等的进一步提高。
        进入21 世纪，由于实时控制、计算机、通信、多媒体等技术的加速融合，对系统规模、性能、功耗、产品开发时间、生命周期等提出了愈来愈高的要求，使得半导体行业逐步向超大规模集成电路发展，尤其是EDA 工具技术的飞速发展以及第三方独立IP 核的出现，集成电路设计开始以IP 核为基础。IP 核是一种预先设计好的甚至已经过验证的具有某种确定功能的集成电路。IP 核有三种类型：提供行为描述的“软IP 内核（soft IP core）”、完成结构描述的“固IP 内核（firmIP core）”和基于物理描述并经过生产工艺验证的“硬IP 内核（hard IP core）”。这相当于集成电路的毛坯、半成品和成品的设计技术。因此，IP 核具有RTL 所有不具备的优点，其本身通常是经过成功验证，可供用户直接进行集成设计。IP核设计方法的采用，使得超大规模集成电路的设计成为可能，芯片产品的性能、集成度和复杂度等都可以大幅度地提高，产品研发周期进一步缩短。至此，集成电路的设计真正步入快速发展的轨道。目前，市场上SoC 产品的设计基本上采用该方法，本公司亦基本上采用该技术方法进行相关芯片的设计。